Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/001245

International filing date:

28 January 2005 (28.01.2005)

Document type:

Certified copy of priority document

Document details:

Country/Office: JP

Number: 2004-021924

Filing date:

29 January 2004 (29.01.2004)

Date of receipt at the International Bureau: 31 March 2005 (31.03.2005)

Remark:

Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



10. 3. 2005

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2004年 1月29日

出 願 番 号 Application Number:

特願2004-021924

[ST. 10/C]:

[JP2004-021924]

出 願 人 Applicant(s):

東京エレクトロン株式会社

特許庁長官 Commissioner, Japan Patent Office 2005年 2月15日

、)、





【物件名】

【包括委任状番号】

要約書 1

9606708

特許願 【書類名】 【整理番号】 JP032373 特許庁長官 殿 【あて先】 【国際特許分類】 H01L 21/285 【発明者】 東京都港区赤坂五丁目3番6号 TBS放送センター 東京エレ 【住所又は居所】 クトロン株式会社内 【氏名】 鈴木 健二 【発明者】 東京都港区赤坂五丁目3番6号 TBS放送センター 【住所又は居所】 東京エレ クトロン株式会社内 鄭 基市 【氏名】 【発明者】 東京都港区赤坂五丁目3番6号 TBS放送センター 東京エレ 【住所又は居所】 クトロン株式会社内 大久保 和哉 【氏名】 【特許出願人】 【識別番号】 000219967 【氏名又は名称】 東京エレクトロン株式会社 【代理人】 【識別番号】 100099944 【弁理士】 高山 宏志 【氏名又は名称】 【電話番号】 045-477-3234 【手数料の表示】 【予納台帳番号】 062617 21,000円 【納付金額】 【提出物件の目録】 【物件名】 特許請求の範囲 1 【物件名】 明細書 1 図面 1 【物件名】



【請求項1】

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、

前記ゲート電極は、金属カルボニルを含有する原料とSiを含有する原料およびNを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、前記金属カルボニル中の金属とSiおよびNのうち少なくとも1種とを含む金属化合物膜を有し、

前記金属化合物膜のSi, Nの含有量によって前記金属化合物膜の仕事関数が制御されることを特徴とする半導体装置。

【請求項2】

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、

前記ゲート電極は、金属カルボニルを含有する原料とSiを含有する原料およびNを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、前記金属カルボニル中の金属とSiおよびNのうち少なくとも1種とを含む金属化合物膜と、前記金属化合物膜上に形成されたシリコン膜との積層膜構造を有し、

前記金属化合物膜のSi, Nの含有量によって前記金属化合物膜の仕事関数が制御されることを特徴とする半導体装置。

【請求項3】

前記金属化合物膜と前記シリコン膜との間に、金属カルボニルを含有する原料とNを含有する原料およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、前記金属カルボニル中の金属とNおよびCのうち少なくとも1種とを含む金属化合物からなるバリア層を有することを特徴とする請求項2に記載の半導体装置。

【請求項4】

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、

前記ゲート電極は、金属カルボニルを含有する原料とSiを含有する原料、Nを含有する原料、およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、前記金属カルボニル中の金属とSi、N、およびCのうち少なくとも1種とを含む金属化合物膜と、前記金属化合物膜上に形成されたシリコン膜との積層膜構造を有し、

前記金属化合物膜のSi、N、Cの含有量によって、前記金属化合物膜の仕事関数および前記シリコン膜に対するバリア性が制御されることを特徴とする半導体装置。

【請求項5】

少なくとも前記金属化合物膜に、n型不純物またはp型不純物が導入されていることを 特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。

【請求項6】

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、

前記ゲート電極は、金属含有導電層と、シリコン膜と、これらの間に設けられ、金属カルボニルを含有する原料とNを含有する原料およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、前記金属カルボニル中の金属とNおよびCのうち少なくとも1種とを含む金属化合物からなるバリア層との積層膜構造を有することを特徴とする半導体装置。

【請求項7】

前記金属カルボニルを構成する金属は、W、Ni、Co、Ru、Mo、Re、Ta、およびTiから選択された少なくとも1種であることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体装置。

【請求項8】

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、

出証特2005-3010246

前記ゲート電極は、W(CO)6からなる原料とSi6を含有する原料およびN6を有する原料のうち少なくとも1種とを用いたCVDにより形成され、W6Si8よびN0のうち少なくとも1種とを含むW1た合物膜を有し、

前記W化合物膜のSi, Nの含有量によって前記W化合物膜の仕事関数が制御されることを特徴とする半導体装置。

【請求項9】

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、

前記ゲート電極は、W(CO) $_6$ からなる原料とSiを含有する原料およびNを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、WとSiおよびNのうち少なくとも1種とを含むW化合物膜と、前記W化合物膜上に形成されたシリコン膜との積層膜構造を有し、

前記W化合物膜のSi, Nの含有量によって前記W化合物膜の仕事関数が制御されることを特徴とする半導体装置。

【請求項10】

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、

前記ゲート電極は、W(CO) $_6$ からなる原料とSiを含有する原料、Nを含有する原料、およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、WとSi、N、およびCのうち少なくとも1種とを含むW化合物膜と、前記W化合物膜上に形成されたシリコン膜との積層膜構造を有し、

前記W化合物膜のSi, N, Cの含有量によって、前記W化合物膜の仕事関数および前記シリコン膜に対するバリア性が制御されることを特徴とする半導体装置。

【請求項11】

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、

前記ゲート電極は、金属含有導電層と、シリコン膜と、これらの間に設けられ、W(CO)6からなる原料とNを含有する原料およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、WとNおよびCのうち少なくとも1種とを含むW化合物からなるバリア層との積層膜構造を有することを特徴とする半導体装置。

【請求項12】

前記Siを含有する原料は、シラン、ジシラン、およびジクロルシランから選択されたものであることを特徴とする請求項1から請求項11のいずれか1項に記載の半導体装置

【請求項13】

前記Nを含有する原料は、アンモニアおよびモノメチルヒドラジンから選択されたものであることを特徴とする請求項1から請求項12のいずれか1項に記載の半導体装置。

【請求項14】

前記Cを含有する原料は、エチレン、アリルアルコール、ギ酸、およびテトラヒドロフランから選択されたものであることを特徴とする請求項1から請求項13のいずれか1項に記載の半導体装置。

【請求項15】

処理室内に基板を配置し、前記処理室に、少なくとも、金属カルボニルを含有する原料を含む成膜原料を導入し、CVDにより基板上に前記金属カルボニル中の金属を含む複数の膜からなる積層膜を形成する積層膜の形成方法であって、

積層膜を構成する各膜は、同一処理室内で、原料種および/または成膜条件を異ならせて連続成膜され、各膜の組成が異なる積層膜を形成することを特徴とする積層膜の形成方法。

【請求項16】

前記成膜条件は、処理室内に導入するガスの導入量、基板温度、および処理室内圧力か 出証特2005-3010246 らのうち少なくとも1つであることを特徴とする請求項15に記載の積層膜の形成方法。 【請求項17】

前記複数の膜の少なくとも1つは、成膜原料として、Siを含有する原料、Nを含有する原料、およびCを含有する原料の少なくとも1種を含み、前記金属カルボニル中の金属とSi、N、およびCのうち少なくとも1種とを含む金属化合物膜であることを特徴とする請求項15または請求項16に記載の積層膜の形成方法。

【請求項18】

前記金属化合物膜は、仕事関数および/またはバリア性を制御する膜であることを特徴とする請求項17に記載の積層膜の形成方法。

【請求項19】

前記Siを含有する原料は、シラン、ジシラン、およびジクロルシランから選択されたものであることを特徴とする請求項17または請求項18に記載の積層膜の形成方法。

【請求項20】

前記Nを含有する原料は、アンモニアおよびモノメチルヒドラジンから選択されたものであることを特徴とする請求項17から請求項19のいずれか1項に記載の積層膜の形成方法。

【請求項21】

前記Cを含有する原料は、エチレン、アリルアルコール、ギ酸、およびテトラヒドロフランから選択されたものであることを特徴とする請求項17から請求項20のいずれか1項に記載の積層膜の形成方法。

【請求項22】

前記金属カルボニルを構成する金属は、W、Ni、Co、Ru、Mo、Re、Ta、およびTiから選択された少なくとも1種であることを特徴とする請求項15から請求項21のいずれか1項に記載の積層膜の形成方法。

【請求項23】

前記積層膜は、半導体基板上にゲート絶縁膜を介して形成されるゲート電極であることを特徴とする請求項15から請求項22のいずれか1項に記載の積層膜の形成方法。う



【発明の名称】半導体装置および積層膜の形成方法

【技術分野】

[0001]

本発明は、半導体基板上にゲート絶縁膜を介してゲート電極が形成されたMOS構造の 半導体装置およびこのような半導体装置のゲート電極を構成する積層膜の形成に適した積 層膜の形成方法に関する。

【背景技術】

[0002]

従来、MOS構造トランジスタのゲート電極材料として、ポリシリコン(Poly-Si)が用いられてきた。MOS構造トランジスタのしきい値電圧を制御する方法としては、チャネルドープと呼ばれるチャネル領域に不純物をドープする方法や、Poly-Si 膜に不純物をドープする方法が一般的である。しかしながら、半導体装置の微細化に伴い、チャネルドープでは、チャネル領域の不純物濃度の上昇がキャリアへ影響を及ぼすといった問題があり、また、Poly-Siドープでは、下地ゲート酸化膜への突き抜けによりPoly-Siと下地ゲート酸化膜との界面に空乏層が形成されることによって、ゲート電極動作時の電気特性の劣化や、ゲート酸化膜のさらなる薄膜化が困難となるといった問題がある。また、LSIの高集積化、高速化が進むにつれ、ゲート電極の低抵抗化が望まれており、Poly-Siではこのような要求を満たすことが困難であることから、ゲート電極材料としてより低抵抗のものが要求されるようになってきている。

[0003]

そこで、ゲート電極材料として、空乏層が形成されず、より低抵抗のW系膜が検討されている。Wの仕事関数は、シリコンのミッド・ギャップよりも高いものとなってしまうが、Siを含有させたWSixの仕事関数は、シリコンのミッド・ギャップ付近に位置させることができるので、p型トランジスタおよび n型トランジスタの両方のしきい値電圧を制御することができる。このため、CMOSデバイスのゲート電極材料として好適である。WSixを用いたゲート電極構造としては、WSix単層からなるWSixゲート電極や、WSix膜上にPoly-Si膜を積層したWSix/Poly-Si積層ゲート電極が提案されている(例えば、特許文献1および2)。

[0004]

このようなW系膜の成膜方法としては、過去には物理的蒸着(PVD)が用いられていたが、近時は、高融点金属であるWを溶融する必要がなく、かつデバイスの微細化に十分対応可能な化学的蒸着(CVD)が用いられるようになってきている。

[0005]

このようなCVD-W系膜は、成膜原料として例えば六フッ化タングステン(WF6) ガスを用いて成膜されているが、近年、デザインルールの微細化が益々進んでおり、この ようなF含有ガスを使用すると、Fが下地ゲート酸化膜の膜質に影響を及ぼし、ゲート絶 縁膜を劣化させるといった問題がある。

[0006]

一方、W系膜等の金属含有導電層上にPoly-Siやアモルファスシリコン等のシリコン膜を積層する金属/シリコン積層ゲート構造や、シリコン膜上にW系膜等の金属含有導電層を積層するシリコン/金属ゲート構造では、途中工程の高温プロセスにおいてシリコン膜中のSiが金属含有導電層へ拡散し、シリコン膜と金属含有導電層との界面のシリサイド化が進行してしまうといった問題がある。

【特許文献1】特開平8-153804号公報


【特許文献2】特開平10-303412号公報

【発明の開示】

【発明が解決しようとする課題】

[0007]

本発明はかかる事情に鑑みてなされたものであって、ゲート電極の低抵抗化とFによる 出証特2005-3010246



【課題を解決するための手段】

[0008]

上記の課題を解決するために、本発明の第1の観点では、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、前記ゲート電極は、金属カルボニルを含有する原料とSiを含有する原料およびNを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、前記金属カルボニル中の金属とSiおよびNのうち少なくとも1種とを含む金属化合物膜を有し、前記金属化合物膜のSi, Nの含有量によって前記金属化合物膜の仕事関数が制御されることを特徴とする半導体装置を提供する

[0009]

本発明の第2の観点では、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、前記ゲート電極は、金属カルボニルを含有する原料とSiを含有する原料およびNを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、前記金属カルボニル中の金属とSiおよびNのうち少なくとも1種とを含む金属化合物膜と、前記金属化合物膜上に形成されたシリコン膜との積層膜構造を有し、前記金属化合物膜のSi,Nの含有量によって前記金属化合物膜の仕事関数が制御されることを特徴とする半導体装置を提供する。

[0010]

本発明の第3の観点では、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、前記ゲート電極は、金属カルボニルを含有する原料とSiを含有する原料、Nを含有する原料、およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、前記金属カルボニル中の金属とSi、N、およびCのうち少なくとも1種とを含む金属化合物膜と、前記金属化合物膜上に形成されたシリコン膜との積層膜構造を有し、前記金属化合物膜のSi、N、Cの含有量によって、前記金属化合物膜の仕事関数および前記シリコン膜に対するバリア性が制御されることを特徴とする半導体装置を提供する。

[0011]

本発明の第4の観点では、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、前記ゲート電極は、金属含有導電層と、シリコン膜と、これらの間に設けられ、金属カルボニルを含有する原料とNを含有する原料およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、前記金属カルボニル中の金属とNおよびCのうち少なくとも1種とを含む金属化合物からなるバリア層との積層膜構造を有することを特徴とする半導体装置を提供する。

[0012]

本発明の第5の観点では、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、前記ゲート電極は、W(CO)6からなる原料とSiを含有する原料およびNを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、WとSiおよびNのうち少なくとも1種とを含むW化合物膜を有し、前記W化合物膜のSi, Nの含有量によって前記W化合物膜の仕事関数が制御されることを特徴とする半導体装置を提供する。

[0 0 1 3]

本発明の第6の観点では、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、前記ゲート電極は、W(CO)6からなる原料とSiを含有する原料およびNを含有する原料のうち少なくとも1種とを用いたCVDにより形成さ

出証特2005-3010246

れ、WとSiおよびNのうち少なくとも1種とを含むW化合物膜と、前記W化合物膜上に 形成されたシリコン膜との積層膜構造を有し、前記W化合物膜のSi, Nの含有量によっ て前記W化合物膜の仕事関数が制御されることを特徴とする半導体装置を提供する。

[0014]

本発明の第7の観点では、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、前記ゲート電極は、W(CO)6からなる原料とSiを含有する原料、Nを含有する原料、およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、WとSi、N、およびCのうち少なくとも1種とを含むW化合物膜と、前記W化合物膜上に形成されたシリコン膜との積層膜構造を有し、前記W化合物膜のSi,N,Cの含有量によって、前記W化合物膜の仕事関数および前記シリコン膜に対するバリア性が制御されることを特徴とする半導体装置を提供する。

$[0\ 0\ 1\ 5]$

本発明の第8の観点では、半導体基板上にゲート絶縁膜を介して形成されたゲート電極を有する半導体装置であって、前記ゲート電極は、金属含有導電層と、シリコン膜と、これらの間に設けられ、W(CO)6からなる原料とNを含有する原料およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、WとNおよびCのうち少なくとも1種とを含むW化合物からなるバリア層との積層膜構造を有することを特徴とする半導体装置を提供する。

[0016]


本発明の第9の観点では、処理室内に基板を配置し、前記処理室に、少なくとも、金属カルボニルを含有する原料を含む成膜原料を導入し、CVDにより基板上に前記金属カルボニル中の金属を含む複数の膜からなる積層膜を形成する積層膜の形成方法であって、積層膜を構成する各膜は、同一処理室内で、原料種および/または成膜条件を異ならせて連続成膜され、各膜の組成が異なる積層膜を形成することを特徴とする積層膜の形成方法を提供する。

$[0\ 0\ 1\ 7]$

本発明の第1および2の観点においては、半導体装置のゲート電極を、金属カルボニルを含有する原料とSiを含む原料およびNを含む原料のうち少なくとも1種とを用いたCVDにより形成され、前記金属カルボニル中の金属とSiおよびNのうち少なくとも1種とを含む金属化合物膜、またはこの金属化合物膜とシリコン膜との積層膜構造で構成する。この金属化合物膜は、SiまたはNの含有量を変化させることで仕事関数を変化させることにより、所望の仕事関数を得ることができ、その結果、しきい値電圧を所望の値に制御することができる。また、ゲート電極が金属化合物膜から構成されるので、従来のポリシリコンゲート電極に比してゲート電極の低抵抗化が可能であるとともに、金属カルボニルを含有する原料をに比してゲート電極の低抵抗化が可能であるとともに、金属カルボニルを含有する原料をにいて金属化合物膜を成膜するので、成膜原料としてF含有ガスを用いた場合のF拡散による下地ゲート絶縁膜の劣化を生じさせることがない。なお、Nを含む金属化合物膜の場合には、シリコン膜に対するバリア性が生じるので、上述したような仕事関数を制御することができるといった効果に加え、シリコン膜のSiの金属化合物膜への拡散を有効に防止して、シリコン膜と金属化合物膜との界面のシリサイド化を抑制することができるといった効果をも得ることができる。

[0018]

上記第2の観点の観点においては、前記金属化合物膜と前記シリコン膜との間に、金属カルボニルを含有する原料とNを含有する原料およびCを含有する原料のうち少なくとも1種とを用いて、前記金属化合物膜の組成とは異なる組成の金属化合物からなるバリア層を設けてもよい。このバリア層の存在により、シリコン膜のSiの金属化合物膜への拡散を有効に防止することができる。バリア層のシリコン膜に対するバリア性は、バリア層のN、Cの含有量を変化させることで所望に変化させることができる。したがって、下層の金属化合物膜でしきい値電圧に影響を与える仕事関数を制御し、バリア層でシリコン膜に対するバリア性を制御することができるので、仕事関数とバリア性とを、要求に応じて別



[0019]

また、本発明の第3の観点においては、半導体装置のゲート電極を、金属カルボニルを含有する原料とSiを含有する原料、Nを含有する原料、およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、金属カルボニル中の金属とSi、N、およびCのうち少なくとも1種とを含む金属化合物膜と、シリコン膜との積層膜構造で構成する。この金属化合物膜は、Si,N,Cの含有量を変化させることで仕事関数とシリコン膜に対するバリア性とを変化させることができるので、金属化合物膜のこれら含有量を任意に変化させることにより、所望の仕事関数と所望のバリア性とを兼備したゲート電極を得ることができる。また、ゲート電極を金属化合物膜で構成するので、従来のポリシリコンゲート電極に比してゲート電極の低抵抗化が可能であるとともに、金属カルボニルを含有する原料を用いて金属化合物膜を成膜するので、成膜原料としてF含有ガスを用いた場合のF拡散による下地ゲート絶縁膜の劣化を生じさせることもない。

[0020]

上記1、2、および3の観点においては、少なくとも前記金属化合物膜に、n型不純物またはp型不純物を導入することにより、しきい値電圧の微調整を行ってもよい。

[0021]

また、本発明の第4の観点の観点においては、半導体装置のゲート電極を、金属含有導電層と、シリコン膜と、これらの間に設けられ、金属カルボニルを含有する原料とNを含有する原料およびCを含有する原料のうち少なくとも1種とを用いたCVDによって形成され、金属カルボニル中の金属とNおよびCのうち少なくとも1種とを含む金属化合物からなるバリア層との積層膜構造で構成するので、シリコン膜のSiの導電層への拡散を有効に防止して、導電層とシリコン膜界面でのシリサイド化を抑制することができる。なお、金属含有導電層の形成方法としては、CVDに限らず、PVD等の従来公知の方法を採用することができる。

[0022]

上記第1~4のいずれの観点においても、前記金属カルボニルを構成する金属としては、W、Ni、Co、Ru、Mo、Re、Ta、およびTiから選択することができる。


[0023]

また、本発明の第5および6の観点は、第1、2の観点の金属化合物膜の形成をW化合物膜の形成に適用したものであり、半導体装置のゲート電極を、W(CO)6からなる原料とSiを含有する原料およびNを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、WとSiおよびNのうち少なくとも1種とを含むW化合物膜、またはこのW化合物膜とシリコン膜との積層膜構造で構成し、W化合物膜のSi, Nの含有量によってW化合物膜の仕事関数が制御されるので、しきい値電圧を所望の値に制御することができる。特に、Siを含有する原料を用いて形成されたWシリサイド膜の場合は、その仕事関数をシリコンのミッド・ギャップ付近に位置させることができるので、例えばCMOSデバイスのpMOS、nMOSの両方のトランジスタにおいて、しきい値電圧の制御が可能になる。また、ゲート電極をW化合物膜で構成するので、従来のポリシリコンゲート電極に比してゲート電極の低抵抗化が可能であるとともに、WカルボニルガスであるW(CO)6からなる原料を用いてW化合物膜を成膜するので、成膜原料として下含有ガスを用いた場合の下拡散による下地ゲート絶縁膜の劣化を生じさせることがない。

[0024]

また、本発明の第7の観点は、第3の観点の金属化合物膜の形成をW化合物膜の形成に適用したものであり、半導体装置のゲート電極を、W(CO)6からなる原料とSiを含有する原料、Nを含有する原料、およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、WとSi、N、およびCのうち少なくとも1種とを含むW化合物膜と、W化合物膜上に形成されたシリコン膜との積層膜構造で構成し、W化合物膜のSi,N、Cの含有量によってW化合物膜の仕事関数およびシリコン膜に対するバリア性が制御されるので、ゲート電極の低抵抗化とF拡散による下地ゲート絶縁膜の劣化の解消と





[0025]

また、本発明の第8の観点は、第4の観点の金属化合物膜の形成をW化合物膜の形成に適用したものであり、半導体装置のゲート電極を、金属含有導電層と、シリコン膜と、これらの間に設けられ、W(CO)6からなる原料とNを含有する原料およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、WとNおよびCのうち少なくとも1種とを含むW化合物からなるバリア層との積層膜構造で構成するので、シリコン膜のSiの導電層への拡散を有効に防止して、導電層とシリコン膜界面でのシリサイド化を抑制することができる。

[0026]

また、本発明の第9の観点によれば、処理室に、少なくとも、金属カルボニルを含有する原料を含む成膜原料を導入し、CVDにより基板上に前記金属カルボニル中の金属を含む複数の膜からなる積層膜を形成する際に、積層膜を構成する各膜を、同一処理室内で、原料種および/または成膜条件を異ならせて連続成膜することにより、各膜の組成が異なる積層膜を、極めて効率よく、しかも酸化等の不都合が生じることなく形成することができるので、例えば上記第2および第3の観点のゲート電極を構成する金属化合物膜とバリア層との積層膜の形成に好適である。

[0027]

上記第9の観点においては、上記成膜条件として、処理室内に導入するガスの導入量、基板温度、および処理室内圧力等を挙げることができる。また、前記金属カルボニルを構成する金属としては、W、N i、C o、R u、M o、R e、T a、およびT i から選択することができる。また、上記複数の膜の少なくとも1つとして、金属カルボニル中の金属とS i、N、およびC のうち少なくとも1種とを含む金属化合物膜を形成することができ、その金属化合物膜は、仕事関数および/またはバリア性を制御する膜として利用することができる。そして、このような積層膜は、半導体基板上にゲート絶縁膜を介して形成されるゲート電板に利用することができる。

[0028]

上記第1から第9のいずれの観点においても、Siを含有する原料としてはシラン、ジシラン、およびジクロルシランを、Nを含有する原料としてはアンモニア、およびモノメチルヒドラジンを、Cを含有する原料としてはアリルアルコール、エチレン、ギ酸、およびテトラヒドロフランを挙げることができる。

【発明の効果】

[0029]

本発明によれば、半導体装置のゲート電極を、金属カルボニルを含有する原料とSiを含有する原料およびNを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、金属カルボニル中の金属とSiおよびNのうち少なくとも1種とを含む金属化合物膜、またはこの金属化合物膜とシリコン膜との積層膜構造で構成し、金属化合物膜のSi、Nの含有量によって金属化合物膜の仕事関数を制御することにより、ゲート電極の低抵抗化とFによるゲート絶縁膜の劣化の解消とを実現しつつ、しきい値電圧を所望に制御することができる。また、金属化合物膜とシリコン膜との間に、金属カルボニルを含有する原料とNを含有する原料およびCを含有する原料のうち少なくとも1種とを用いて形成された金属化合物からなるバリア層を設けることにより、シリコン膜のSiの拡散をも有効に防止することができる。

[0030]

また、半導体装置のゲート電極を、金属カルボニルを含有する原料とSiを含有する原料、Nを含有する原料、およびCを含有する原料のうち少なくとも1種とを用いたCVDにより形成され、金属カルボニル中の金属とSi、N、Cのうち少なくとも1種とを含む金属化合物膜と、この金属化合物膜上に形成されたシリコン膜との積層膜構造で構成し、金属化合物膜のSi、N、Cの含有量によって金属化合物膜の仕事関数とバリア性とを制



御することにより、ゲート電極の低抵抗化とF拡散による下地ゲート絶縁膜の劣化の解消 とを実現しつつ、所望の仕事関数と所望のバリア性とを兼備したゲート電極を得ることが できる。

[0031]

また、半導体装置のゲート電極を、金属含有導電層と、シリコン膜と、これらの間に設 けられ、金属カルボニルを含有する原料とNを含有する原料およびCを含有する原料のう ち少なくとも1種とを用いたCVDにより形成され、金属カルボニル中の金属とNおよび Cのうち少なくとも1種とを含む金属化合物からなるバリア層との積層膜構造で構成する ことにより、シリコン膜のSiの導電層への拡散を有効に防止することができる。

[0032]

さらに、積層膜を構成する各膜を、同一処理室内で、原料種および/または成膜条件を 異ならせて連続成膜することにより、各膜の組成が異なる積層膜を、極めて効率よく、し かも酸化等の不都合が生じることなく形成することができる。

【発明を実施するための最良の形態】

[0033]

以下、添付図面を参照して本発明の実施形態について具体的に説明する。

図1 (a) ~ (c) は、本発明の第1の実施形態に係る半導体装置の製造工程を説明す るための断面図である。まず、図1 (a) に示すように、半導体基板であるSi基板1上 に、ゲート酸化膜2を形成する。次いで、図1 (b) に示すように、ゲート酸化膜2上に 、WカルボニルガスであるW(CO)。 ガスとSi含有ガスおよびN含有ガスのうち少な くとも1種とを用いたCVDによって、WとSiおよびNのうち少なくとも1種とを含む. W化合物膜3aを形成する。ゲート酸化膜2およびW化合物膜3aの厚さは、例えば、そ れぞれ 0.8~5 nm、10~200 nmである。その後、熱処理を経て、レジスト塗布 、パターニング、エッチング等を行い、さらにイオン注入等によって不純物拡散領域10 を形成することによって、図1 (c)に示すように、WとSiおよびNのうち少なくとも 1種とを含むW化合物膜3aからなるゲート電極3を有するMOS構造の半導体装置が形 成される。

[0034]

ゲート電極3を構成するW化合物膜3aは、W化合物膜3aの成膜において、W(CO) 6 ガス、Si含有ガス、N含有ガスの流量や、基板温度、処理室内圧力等の成膜条件を 制御することによりSi、Nの含有量を任意に変化させることができ、これにより任意の 組成のWSix膜、WNx膜およびこれらを複合した化合物膜を形成することができる。 図2に示すように、W化合物膜のSiおよびNの含有量を変化させることで仕事関数を変 化させることができるので、このようにW化合物膜3aのSi, Nの含有量を任意に変化 させることにより、所望の仕事関数を得ることが可能となり、所望のしきい値電圧に制御 'することができる。特にSi含有ガスを用いてWSix 膜を形成する場合には、W:Si = 1 : 1. 3の組成比で、仕事関数をシリコンのミッド・ギャップである 4. 6 e V に位 置させることができるので、例えばCMOSデバイスのpMOS、nMOSのいずれにお いても、しきい値電圧の制御を行うことができる。また、ゲート電極3をW化合物膜3a で構成するので、従来のポリシリコンゲート電極に比してゲート電極の低抵抗化が可能で あるとともに、W化合物膜3aの成膜ガスとして有機金属であるW(CO)6ガスを用い るので、従来から用いられていたWF6のようにFを含んでおらず、Fの拡散による下地 ゲート酸化膜の劣化を生じさせることもない。

[0035]

なお、Si含有ガスとしては、シラン、ジシラン、ジクロルシラン等を用いることがで き、N含有ガスとしては、アンモニア、モノメチルヒドラジン等を用いることができる。 また、必要に応じて、W化合物膜3aにP、As、B等の不純物イオンのイオン注入を行 ってもよい。これにより、しきい値電圧の微調整を行うことができる。

[0036]

図3 (a)~(d)は、本発明の第2の実施形態に係る半導体装置の製造工程を説明す



るための断面図である。第2の実施形態では、まず、Si基板1上にゲート酸化膜2を形成した後、図3(b)に示すように、ゲート酸化膜2上に、W(CO)。ガスとSi含有ガスおよびN含有ガスのうち少なくとも1種とを用いたCVDによって、WとSiおよびNのうち少なくとも1種とを含むW化合物膜4aを形成する。そして、図3(c)に示すように、W化合物膜4a上に、さらにポリシリコン(Poly-Si)膜4bを適宜の方法で成膜する。W化合物膜4aおよびPoly-Si膜4bの厚さは、例えば、それぞれ2~100nm、50~200nmである。その後、熱処理を経て、レジスト塗布、パターニング、エッチング等を行い、さらにイオン注入等によって不純物拡散層10を形成することによって、図3(d)に示すように、W化合物膜4aとPoly-Si 膜4bとからなる2層構造のゲート電極4を有するMOS構造の半導体装置が形成される。

[0037]

ゲート電極4を構成するW化合物膜4aは、上記第1の実施形態と同様に、Si,Nの含有量を任意に変化させることにより、所望の仕事関数を得ることが可能となり、所望のしきい値電圧に制御することができる。特にN含有ガスを用いてNを含むW化合物膜を形成する場合には、上層のPoly-Si膜4bに対するバリア性が生じるので、仕事関数を制御することができるといった効果に加え、Poly-Si膜4bのSiのW化合物膜4aへの拡散を有効に防止して、界面のシリサイド化を抑制することができるといった効果を得ることができる。また、ゲート電極4をW化合物膜4aで構成するので、従来のポリシリコンゲート電極に比してゲート電極の低抵抗化が可能であるとともに、W化合物膜4aの成膜ガスとしてW(CO)6がスを用いるので、Fの拡散による下地ゲート酸化膜の劣化を生じさせることもない。なお、Si含有ガスおよびN含有ガスとしては、上記第1の実施形態と同様のガスを用いることができる。また、必要に応じて、W化合物膜4aとPoly-Si膜4bとの積層膜にP、As、B等の不純物イオンのイオン注入を行ってもよい。

[0038]

図4(a)~(d)は、本発明の第3の実施形態に係る半導体装置の製造工程を説明するための断面図である。第3の実施形態では、まず、Si 基板 1 上にゲート酸化膜 2 を形成した後、図4(b)に示すように、ゲート酸化膜 2 上に、W (CO) 6 ガスとSi 含有ガス、N 含有ガス、およびC 含有ガスのうち少なくとも 1 種とを用いたC V Dによって、W とSi、N、C のうち少なくとも 1 種とを含むW 化合物膜 5 a を形成する。そして、図4(c)に示すように、W 化合物膜 5 a 上に、さらにP o 1 y -S i 膜 5 b を適宜の方法で成膜する。W 化合物膜 5 a およびP o 1 y -S i 膜 5 b の厚さは、例えば、それぞれ 2 ~ 1 0 0 n m、5 0~ 2 0 0 n mである。その後、熱処理を経て、レジスト塗布、パターニング、エッチング等を行い、さらにイオン注入等によって不純物拡散層 1 0を形成することによって、図4(d)に示すように、W 化合物膜 5 a と 9 o 1 y 1 y 1 以 1

[0039]

ゲート電極5を構成するW化合物膜5aは、W化合物膜5aの成膜において、W(CO)6ガス、Si含有ガス、N含有ガス、C含有ガスの流量や、基板温度、処理室内圧力等の成膜条件を制御することによりSi,N,Cの含有量を任意に変化させることができ、これにより任意の組成のWSix膜、WNx膜、WCx膜、およびこれらを複合した化合物膜を形成することができる。上述したように、W化合物膜のSiおよびNの含有量を変化させることができる。上述したように、W化合物膜のSiおよびNの含有量を変化させることで仕事関数を変化させることができ、さらにW化合物膜のN,Cの含有量を変化させることができるので、このようにW化合物膜5aのSi,N,Cの含有量を任意に変化させることができるので、の仕事関数と所望のバリア性とを得ることが可能となり、所望のしきい値電圧と所望のバリア性とを兼備したゲート電極を得ることができる。また、本実施形態においても、ゲート電極5をW化合物膜5aで構成するので、従来のポリシリコンゲート電極に比してゲート電極の低抵抗化が可能であるとともに、Wカルボニルを含有するガスを用いてW化合物膜を成膜するので、F拡散による下地ゲート絶縁膜の劣化を生じさせることがない。なお



、Si含有ガスおよびN含有ガスとしては、上記第1の実施形態と同様のガスを用いることができ、C含有ガスとしては、アリルアルコール、エチレン、ギ酸、テトラヒドロフラン等を用いることができる。また、必要に応じて、WXx膜5aとPoly-Si膜5bとの積層膜にP、As、B等の不純物イオンのイオン注入を行ってもよい。

[0040]


図5(a)~(e)は、本発明の第4の実施の形態に係る半導体装置の製造工程を説明するための断面図である。第4の実施形態では、まず、Si基板1上にゲート酸化膜2を形成した後、図5(b)に示すように、ゲート酸化膜2上に、W(CO)6ガスとSi含有ガスおよびN含有ガスのうち少なくとも1種とを用いたCVDによって、WとSiおよびNのうち少なくとも1種とを含む1層目のW化合物膜6aを形成する。そして、図5(c)に示すように、W化合物膜6a上に、W(CO)6ガスとN含有ガスおよびC含有ガスおよびC含有ガスのうち少なくとも1種とを用いたCVDによって、WとNおよびCのうち少なくとも1種とを含む、W化合物膜6a上に、Poly-Si膜6cを適宜の方法、図5(d)に示すように、W化合物膜6b上に、Poly-Si膜6cの厚さは、例えば、それぞれ2~100nm、2~100nm、50~200nmである。その後、熱処理を経て、レジスト途布、パターニング、エッチング等を行い、さらにイオン注入等によって、純物拡散層10を形成することによって、図5(e)に示すように、W化合物膜6a、W化合物膜6b、Poly-Si膜6cとからなる3層構造のゲート電極6を有するMOS構造の半導体装置が形成される。

$[0\ 0\ 4\ 1\]$

ゲート電極6のゲート酸化膜2に接する部分のW化合物膜6aは、上記第1の実施形態と同様に、Si,Nの含有量を任意に変化させることにより、所望の仕事関数を得ることが可能となり、所望のしきい値電圧に制御することができる。また、W化合物膜6aとPoly—Si膜6cとの間に設けられた、WとNおよびCのうち少なくとも1種とを含むW化合物膜6bは、W化合物膜6aとPoly—Si膜6cとの反応を抑制するバリア層として機能するので、Poly—Si膜6cのSiのW化合物膜6aへの拡散を有効に防止することができる。特にC含有ガスを用いて形成されるCを含むW化合物は、Poly-Si膜に対するバリア性に優れるので、バリア層として好適である。本実施形態によれば、仕事関数とバリア性とを、要求に応じて別々に制御することができ、デバイス設計の自由度が向上する。なお、Si含有ガスおよびN含有ガスとしては、上記第1の実施形態と同様のガスを用いることができ、C含有ガスとしては、上記第3の実施形態と同様のガスを用いることができ、C含有ガスとしては、上記第3の実施形態と同様のガスを用いることができ、C含有ガスとしては、上記第3の実施形態と同様のガスを用いることができる。また、必要に応じて、W化合物膜6a、W化合物膜6bおよびPoly—Si膜6cの積層膜にP、As、B等の不純物イオンのイオン注入を行ってもよい。

[0042]

図6(a)~(e)は、本発明の第5の実施形態に係る半導体装置の製造工程を説明するための断面図である。第5の実施形態は、金属含有導電層とPoly-Si膜との積層膜構造を有するゲート電極を有する半導体装置において、Poly-Si膜のSiの導電層への拡散を防止するものである。第5の実施形態では、まず、図6(a)に示すように、半導体基板であるSi基板1上に、ゲート酸化膜2を形成する。次いで、ゲート酸化度2上に、金属含有導電層としてのW系膜7aを形成する。このW系膜7aの成膜は、CVDに限らず、PVD等の従来公知の方法でもよい。次いで、図6(c)に示すように、W系膜7a上に、W(CO)6ガスとN含有ガスおよびC含有ガスのうち少なくとも1種とを含むW化合物からなを用いたCVDによって、WとNおよびCのうち少なくとも1種とを含むW化合物からなるバリア層7bを形成し、さらに、図6(d)に示すように、バリア層7b上に、Poly-Si膜7cを適宜の方法で成膜する。W系膜7a、バリア層7b、Poly-Si膜7cの厚さは、例えば、それぞれ2~100nm、2~100nm、50~200nmである。その後、熱処理を経て、レジスト塗布、パターニング、エッチング等を行い、さらにイオン注入等によって不純物拡散層10を形成することによって、図6(e)に示すよ



[0043]

このように、ゲート電極 5 は、W系膜 7 a と P o 1 y - S i 膜 7 c との間に、W と N および C のうち少なくとも 1 種とを含むW M 化合物からなるバリア層 1 を設けることにより、 1 P o 1 y - S i 膜 1 c の 1 ができる。特に 1 で

[0044]

次に、上記W化合物膜をW(CO)6ガスとSi含有ガス、N含有ガス、およびC含有ガスのうち少なくとも1種とを用いたCVDにより成膜する際の成膜方法の好適な例について説明する。図7は、W化合物膜の成膜を実施するためのCVD成膜装置の一例を模式的に示す断面図である。

【0045】

この成膜装置100は、気密に構成された略円筒状のチャンバー21を有している。チャンバー21の底壁21bの中央部には円形の開口部42が形成されており、底壁21bにはこの開口部42と連通し、下方に向けて突出する排気室43が設けられている。チャンバー21内には半導体基板であるウエハWを水平に支持するためのA1N等のセラミックスからなるサセプタ22が設けられている。このサセプタ22は、排気室43の底部中央から上方に延びる円筒状の支持部材23により支持されている。サセプタ22の外縁にはウエハWをガイドするためのガイドリング24が設けられている。また、サセプタ22には抵抗加熱型のヒーター25が埋め込まれており、このヒーター25はヒーター電源26から給電されることによりサセプタ22を加熱して、その熱でウエハWを加熱する。この熱により、後述のように、チャンバー21内に導入されたW(CO)6ガスが熱分解される。ヒーター電源26にはコントローラー(図示せず)が接続されており、これにより図示しない温度センサーの信号に応じてヒーター25の出力が制御される。また、チャンバー21の壁にもヒーター(図示せず)が埋め込まれており、チャンバー21の壁を40~80℃程度に加熱するようになっている。

[0046]

サセプタ22には、ウエハWを支持して昇降させるための3本(2本のみ図示)のウエハ支持ピン46がサセプタ22の表面に対して突没可能に設けられ、これらウエハ支持ピン46は支持板47に固定されている。そして、ウエハ支持ピン46は、エアシリンダ等の駆動機構48により支持板47を介して昇降される。

[0047]

チャンバー21の天壁21aには、シャワーヘッド30が設けられ、このシャワーヘッド30の下部には、サセプタ22に向けてガスを吐出するための多数のガス吐出孔30bが形成されたシャワープレート30aが配置されている。シャワーヘッド30の上壁にはシャワーヘッド30内にガスを導入するガス導入口30cが設けられており、このガス導入口30cにWカルボニルガスであるW(CO)6 ガスを供給する配管32とSi含有ガスであるシラン(SiH4)ガス、N含有ガスであるアンモニア(NH3)ガス、およびC含有ガスであるエチレン(C2H4)ガスを供給する配管81とが接続されている。また、シャワーヘッド30の内部には拡散室30dが形成されている。シャワープレート30aには、シャワーヘッド30内でのW(CO)6ガスの分解を防止するために、例えば同心円状の冷媒流路30eが設けられており、冷媒供給源30fからこの冷媒流路30e



に冷却水等の冷媒が供給され、20~100℃に制御することができるようになっている

[0048]

配管32の他端は、金属カルボニル原料である固体状のW(CO)。原料Sが収容され たW原料容器33に挿入されている。W原料容器33の周囲には加熱手段としてヒーター 33aが設けられている。W原料容器33には、キャリアガス配管34が挿入され、キャ リアガス供給源35から配管34を介してキャリアガスとして例えばArガスをW原料容 器33に吹き込むことにより、W原料容器33内の固体状のW(CO) 6 原料Sがヒータ -33 aにより加熱されて昇華し、W (CO) 6 ガスとなり、キャリアガスにキャリアさ れて配管32を介してチャンバー21内の拡散室30dへ供給される。なお、配管34に はマスフローコントローラ36とその前後のバルブ37a,37bが設けられている。ま た、配管32には例えばW(CO)6ガスの量に基づいてその流量を把握するための流量 計65とその前後バルブ37c、37dが設けられている。また、配管32の流量計65 の下流側には、プリフローライン61が接続され、このプリフローライン61は後述する 排気管44に接続されており、W(CO)6ガスをチャンバー21内に安定に供給するた め、所定時間排気するようになっている。さらに、プリフローライン61には、配管32 との分岐部の直下流にバルブ62が設けられている。配管32,34,61の周囲にはヒ ーター (図示せず) が設けられており、W (CO) 6 ガスの固化しない温度、例えば20 ~ 1 0 0 ℃、好ましくは 2 5 ~ 6 0 ℃に制御される。

[0049]

また、配管 32 の途中にはパージガス配管 38 が接続され、このパージガス配管 38 の他端はパージガス供給源 39 に接続されている。パージガス供給源 39 は、パージガスとして、例えばAr ガス、He ガス、 N_2 ガス等の不活性ガスや H_2 ガス等を供給するようになっている。このパージガスにより配管 32 の残留成膜ガスの排気やチャンバー 21 内のパージを行う。なお、パージガス配管 38 にはマスフローコントローラ 40 およびその前後のバルブ 41a, 41b が設けられている。

[0050]


一方、配管81の他端は、ガス供給系80に繋がっている。ガス供給系80は、 SiH_4 ガスを供給する SiH_4 ガス供給源82、 NH_3 ガスを供給する NH_3 ガス供給源83、および C_2H_4 ガスを供給する C_2H_4 ガス供給源84を有しており、これらにはそれぞれガスライン85,86,87が接続されている。ガスライン85にはマスフローコントローラ88およびその前後のバルブ91が設けられ、ガスライン86にはマスコントーラ89およびその前後のバルブ92が設けられ、ガスライン87にはマスフローコントローラ90およびその前後のバルブ93が設けられている。また、各ガスラインは、配管81を介してチャンバー21内の拡散室30dに接続されており、ガスラインからそれぞれ供給された SiH_4 ガス、 NH_3 ガス、および C_2H_4 ガスがガス拡散室30dへ供給される。なお、配管81には、プリフローライン95が接続され、このプリフローライン95は後述する排気管44に接続されており、 SiH_4 ガス、 NH_3 ガス、および C_2H_4 ガスをチャンバー21内に安定供給するため、所定時間排気するようになっている。さらに、プリフローライン95には、配管81との分岐部の直下流にバルブ95aが設けられている。

[0051]

また、配管 8 1 の途中には、パージガス配管 9 7 が接続され、このパージガス配管 9 7 の他端はパージガス供給源 9 6 に接続されている。パージガス供給源 9 6 は、パージガスとして、例えば A r ガス、H e ガス、N 2 ガス等の不活性ガスや H 2 ガス等を供給する。このパージガスにより配管 8 1 の残留成膜ガスの排気やチャンバー 2 1 内のパージを行う。なお、パージガス配管 9 7 には、マスフローコントローラ 9 8 およびその前後のバルブ 9 9 が設けられている。

[0052]

各マスフローコントローラ、各バルブ、および流量計65はコントローラ60によって 出証特2005-3010246



[0053]

上記排気室43の側面には排気管44が接続されており、この排気管44には高速真空ポンプを含む排気装置45が接続されている。そしてこの排気装置45を作動させることによりチャンバー21内のガスが、排気室43の空間43a内へ均一に排出され、排気管44を介して所定の真空度まで高速に減圧することが可能となっている。

[0054]

チャンバー21の側壁には、成膜装置100に隣接する搬送室(図示せず)との間でウエハWの搬入出を行うための搬入出口49と、この搬入出口49を開閉するゲートバルブ50とが設けられている。

[0055]

このような成膜装置を用いて、W化合物膜を成膜する際には、まず、ゲートバルブ50を開にして搬入出口49から、ゲート酸化膜が形成されたウエハWをチャンバー21内に搬入し、サセプタ22上に載置する。次いで、ヒーター25によりサセプタ22を加熱してその熱によりウエハWを加熱し、排気装置45の真空ポンプによりチャンバー21内を排気して、チャンバー21内の圧力を6.7Pa以下に真空排気する。この際のウエハWの加熱温度は、100~600℃であることが望ましい。

[0056]

次いで、バルブ37a,37bを開にして固体状のW(CO) ϵ 原料Sが収容されたW 原料容器3 ϵ にして、サップがス供給源3 ϵ からキャリアガス、例えばA ϵ がスを吹き込み、W(CO) ϵ 原料Sをヒーター33 ϵ にして、早成したW(CO) ϵ がスをキャリアガスによりキャリアさせる。そして、バルブ ϵ 2 を開けて所定の時間のプリフローを行い、配管 ϵ 1 を通って排気し、W(CO) ϵ がスの流量を安定させる。次いで、バルブ ϵ 2 を閉じると同時にバルブ ϵ 7 dを開けて、W(CO) ϵ がスを配管3 ϵ 2 へ導入し、ガス導入口30 ϵ を経てチャンバー21内のガス拡散室30dに供給する。この際のチャンバー21内の圧力は0.01~500Paであることが望ましい。なお、キャリアガスはA ϵ がスに限らず他のガスを用いてもよく、N2 ガス、H2 ガス、He ガス等が用いられる。

[0057]


一方、W (CO) $_6$ ガスのガス拡散室 $_3$ 0 dへの供給とタイミングを合わせて、 $_5$ i $_4$ ガス、 $_8$ N $_4$ ガス、および $_2$ H $_4$ ガスのうち少なくとも $_4$ 種をガス拡散室 $_3$ 0 dへ供給する。すなわち、まず所定時間、これらガスのうち供給しようとするガスのプリフローを行い、配管 $_9$ 5 を通って排気してガスの流量を安定させた後、 $_8$ (CO) $_6$ ガスのガス拡散室 $_8$ 0 dへの供給とタイミングを合わせて、ガス拡散室 $_8$ 0 dへ供給する。

[0058]

W (CO) $_6$ ガス、ならびにS $_i$ H $_4$ ガス、NH $_3$ ガス、およびC $_2$ H $_4$ ガスのうち少なくとも $_1$ 種のガスをガス拡散室 $_3$ O d へ供給する際には、これらガスが所定の流量比に維持される。例えば、W (CO) $_6$ ガスの流量は $_0$ O 0 0 1 $_0$ O 0 $_1$ C $_2$ H $_4$ ガスの流量は $_3$ O 0 1 $_4$ L $_4$ ガスの流量は $_4$ ガスの流量は $_5$ O 0 1 $_4$ L $_4$ ガスの流量は $_5$ O 0 1 $_4$ L $_4$ ガスの流量は $_5$ O 0 1 $_4$ L $_5$ M $_5$ in $_5$ C $_5$ H $_4$ ガスの流量は $_5$ O 0 1 $_4$ L $_5$ M in $_5$ の範囲に制御される。

[0059]

ガス拡散室 30 dへ供給されたW(CO) 6 ガスおよび S i H_4 ガス、N H_3 ガス、C 2 H_4 ガスのうち少なくとも 1 種は、拡散室 30 d内で拡散されて、シャワープレート 3 0 a のガス吐出孔 30 b よりチャンバー 21 内のウエハW表面に向けて均一に供給される。これにより、加熱されたウエハW表面でW(CO) 6 が熱分解して生じたWと、S i H_4 ガス、N H_3 ガス、C 2 H_4 ガスのS i 、N、Cとの反応によりウエハW上に所望のW



[0060]

所定の膜厚のW化合物膜が形成された時点で、各ガスの供給を停止し、パージガス供給源39、96からパージガスをチャンバー21内に導入して残留成膜ガスをパージし、ゲートバルブ50を開にして搬入出口49からウエハWを搬出する。

[0061]

また、図5のように、W化合物膜の積層膜構造を形成する場合には、図7の装置を用いてW(CO)6がスとSiH4がスおよびNH3がスのうち少なくとも一方のがスとを所定の流量比で供給して1層目のW化合物膜6aを成膜する。そして、所定の膜厚のW化合物膜が形成された時点でガスの供給を停止し、チャンバー内のパージを行った後、W(CO)6がスとNH3がスおよびC2H4がスのうち少なくとも一方のガスとを所定の流量比で供給して2層目のW化合物膜(バリア層)6bを成膜する。このように、1層目のW化合物膜の成膜時と2層目のW化合物膜の成膜時とでチャンバー内に導入するガス種や、各ガスの流量、基板温度、処理チャンバー内圧力等の成膜条件を異ならせることにより、互いに組成の異なる2層のW化合物膜を一つのチャンバー内で連続して成膜するので、極めて効率よく、しかも酸化等の不都合が生じることなく、W化合物膜の積層膜構造を形成することができる。

[0062]

なお、上記実施形態では、ゲート電極に用いる金属化合物膜およびバリア層として、金属カルボニルとしてW(CO) $_6$ を用いてWを含むW化合物膜を形成する場合について説明したが、例えば、金属カルボニルとしてW(CO) $_6$ 、Ni(CO) $_4$ 、Co2(CO) $_8$ 、Ru3(CO) $_1$ 2、Mo(CO) $_6$ 、Re2(CO) $_1$ 0、Ta(CO) $_6$ 、Ti(CO) $_6$ から選択される少なくとも1種を用いてW、Ni、Co、Ru、Mo、Re、Ta、およびTiのうち少なくとも1種を含む金属化合物膜を形成する場合に有効である。また、CVDにより金属化合物膜を形成するための成膜原料としては、ガスに限らず液体原料や固体原料であってもよい。さらにまた、ゲート電極の積層膜構造にPolyーSi膜を用いる場合について説明したが、Poly-Siに限定されずアモルファスシリコン等のシリコン膜であってもよい。

[0063]

また、上記実施形態では、組成の異なる2層のW化合物膜の積層膜を同一処理室内で形成して積層膜とする場合について説明したが、同一処理室内で形成積層膜の膜数は2層に限らず、3層以上であってもよく、また、複数の膜の1つ以上が金属カルボニル中の金属からなる金属膜であってもよい。このような金属膜は、ゲート電極に用いることによりその低抵抗化を図ることができる。

[0064]

さらにまた、上記実施形態では、半導体基板としてSi基板を用いた場合について説明 したが、これに限らずSOI基板等の他の基板にも適用することが可能である。

【産業上の利用可能性】

[0065]

本発明によれば、Fによるゲート絶縁膜の劣化を解消しつつ、ゲート電極材料の仕事関数を制御することによりしきい値電圧を制御することができるので、本発明は半導体基板上に形成されるMOS構造の半導体装置に好適である。



また、本発明によれば、シリコン膜のSiの金属含有導電層への拡散を有効に防止することができるので、金属含有導電層とシリコン膜との積層ゲート電極を有する半導体装置に好適である。

[0067]

さらにまた、本発明によれば、各膜の組成が異なる積層膜を、極めて効率よく、しかも 酸化等の不都合が生じることなく形成することができるので、半導体装置のゲート電極を 構成する積層膜の形成に好適である。

【図面の簡単な説明】

[0068]

- 【図1】本発明の第1の実施形態に係る半導体装置の製造工程を説明するための断面 図。
- 【図2】W化合物膜のSi, Nの組成比を変化させた場合の、仕事関数の変化を示すグラフ。
- 【図3】本発明の第2の実施形態に係る半導体装置の製造工程を説明するための断面 図。
- 【図4】本発明の第3の実施形態に係る半導体装置の製造工程を説明するための断面図。
- 【図 5】本発明の第 4 の実施形態に係る半導体装置の製造工程を説明するための断面図。
- 【図 6】本発明の第 5 の実施形態に係る半導体装置の製造工程を説明するための断面 図。
- 【図7】本発明のW化合物膜を成膜するためのCVD成膜装置の一例を示す断面図。 【符号の説明】

[0069]

- 1; S i 基板
- 2;ゲート酸化膜
- 3, 4, 5, 6, 7; ゲート電極
- 3 a, 4 a, 5 a, 6 a, 6 b; W化合物膜
- 4 b. 5 b. 6 c. 7 c; Poly-Si膜
- 7 b;バリア層(W化合物膜)
- 7 a; W系膜(金属含有導電層)
- 21;チャンバー
- 22;サセプタ
- 25:ヒーター
- 30;シャワーヘッド
- 32:配管
- 3 3; W原料容器
- 35;キャリアガス供給源
- 45;排気装置
- 80;ガス供給系
- 81;配管
- 82; Si H 4 ガス供給源
- 83; NH3 ガス供給源
- 8 4 ; C 2 H 4 ガス供給源
- S;W(CO)6原料

W····・ウエハ





【書類名】図面 【図1】






(b)















(b)





(c)




(d) 4b 4a 4 2 10 Si基板









(b)




(c)








【図5】






【図6】









【書類名】要約書

【要約】

【課題】 ゲート電極の低抵抗化とFによるゲート絶縁膜の劣化の解消とを実現しつつ、ゲート電極材料の仕事関数を制御することによりしきい値電圧を制御可能な半導体装置を提供すること。

【解決手段】 Si 基板 1 上にゲート酸化膜 2 を介して形成されたゲート電極 3 は、W(CO) 6 ガスと Si を含有するガスおよび N を含有するガスのうち少なくとも 1 種とを用いた CVD により形成されたWと Si および N のうち少なくとも 1 種とを含むW化合物膜 3 a を有し、W化合物膜 3 a の Si, N の含有量によってW化合物膜 3 a の 4 の仕事関数が制御される。

【選択図】

図 1

特願2004-021924

ページ: 1/E

認定 · 付加情報

特許出願の番号

特願2004-021924

受付番号

5 0 4 0 0 1 5 0 8 2 9

書類名

特許願

担当官

第五担当上席 0094

作成日

平成16年 1月30日

<認定情報・付加情報>

【提出日】

平成16年 1月29日



出願人履歴情報

識別番号

[000219967]

1. 変更年月日 [変更理由]

氏 名

2003年 4月 2日

更理由] 住所変更住 所 東京都港

東京都港区赤坂五丁目3番6号 東京エレクトロン株式会社